


A 24 bites soros szorzó áramkör tervezése

AGGOD JÓZSEF—ASZTALOS ANDRÁS

Mikroelektronikai Vállalat



AGGOD JÓZSEF

1985-ben szerzett diplomát a Budapesti Műszaki Egyetem Villamosmér-

nöki Karának félvezető ágazatán. Azóta diplomatervének témáját folytatva a Mikroelektronikai Vállalatnál dolgozik.

ÖSSZEFOGLALÁS

A cikk a Mikroelektronikai Vállalatnál megtervezett soros szorzó áramkört ismerteti, amely elsősorban digitális jelfeldolgozásra alkalmazható. A cikk első része a soros szorzók felépítésével és működésével foglalkozik. A második rész a chip tervezése kapcsán betekintést nyújt a cellakönyvtáras tervezési módszer és a számítógépes IC-tervezőrendszer lehetőségeibe. Végül néhány példát mutatunk be a szorzóval építhető digitális jelfeldolgozó áramkörökre.

1. Bevezetés

A Mikroelektronikai Vállalatnál folyó digitális jelfeldolgozó integrált áramkörök fejlesztésének egyik eredménye az itt ismertetésre kerülő 24 bites csőmodelles soros szorzó.

Ez az áramkör elsősorban digitális szűrőkben történő felhasználásra készült, de alkalmas egyéb szorzási feladatok elvégzésére is.

A maszkok tervezésénél — az igényelt közepes sorozatnagyság és a szükséges gyors átfutás miatt — a cellakönyvtáras módszert alkalmaztuk, amihez a számítógépes támogatást a MEV Hierarchikus Tervezőrendszere biztosította.

2. A szorzó működése

2.1 Bináris számok szorzása

$X \cdot Y = Z$, ahol X az N -bites adat, és Y a K -bites együttható.

Z eredmény maximum $N + K$ bites, mert:

$$(2^N - 1) \cdot (2^K - 1) = 2^{N+K} - (2^N - 1) - (2^K - 1)$$

pl. $N = 4$; $K = 3$ esetében:

$$\begin{aligned} & \frac{x_3 \ x_2 \ x_1 \ x_0}{0 \ 0 \ 0 \ 0} \cdot y_2 \ y_1 \ y_0 \\ & + (y_0) \cdot \frac{x_3 \ x_2 \ x_1 \ x_0}{a_3 \ a_2 \ a_1 \ a_0} X \cdot y_0 \\ & + (y_1) \cdot \frac{x_3 \ x_2 \ x_1 \ x_0}{b_3 \ b_2 \ b_1 \ b_0} X \cdot y_1 + \\ & + (y_2) \cdot \frac{x_3 \ x_2 \ x_1 \ x_0}{c_6 \ c_5 \ c_4 \ c_3 \ c_2 \ c_1 \ c_0} X \cdot y_2 \end{aligned} \quad (1)$$

X és Y bevétele alapján háromféle szorzót különböztetünk meg:

1. Párhuzamos szorzó (X és Y párhuzamos)
2. Soros-párhuzamos szorzó (X soros, Y párhuzamos)
3. Soros szorzó (X és Y soros)


2.1.1 Párhuzamos szorzó

Ez a kapcsolás közvetlenül az (1) algoritmust valósítja meg. A szorzás ideje $N + K$ -val, a kapuk száma $N \cdot K$ -val arányos. A párhuzamos szorzóknak többféle változata létezik, ezekben az algoritmust továbbfejlesztésével, illetve különböző áramköri elrendezésekkel igyekeznek a műveletvégzési időt csökkenteni az alkatrészszám növekedése árán.

2.1.2 Soros-párhuzamos szorzó


A soros adatbevitel előnye a párhuzamoséhoz képest, hogy jóval kevesebb vezeték és csatlakozó szükséges hozzá. Hátránya a lassabb működés.

Szorzóknál a soros adatbevitel a legkisebb helyiértékű bittel (LSB) kezdődik.



H 271 - 1

1. ábra. Párhuzamos szorzó



H 271 - 2

2. ábra. Soros-párhuzamos szorzó ($X \cdot y_i$ van shiftelve)

Beérkezett: 1986. XII. 3. (†)

Néhány lehetséges megvalósítás:
 a) Az (1) algoritmus sorait ($X \cdot y_i \cdot t$) toljuk el [3]:
 A szorzás ideje $N+K$ ütem, a kapuk száma K -val arányos, az eredmény $N+K$ bites. Mint a 2. ábrán látható, a szorzó felépítése teljesen független az adat (X) hosszától, vagyis X tetszőlegesen hosszú lehet.

Ennél a szorzónál X első bitjének (x_0 -nak) beérkeztekor az összes együtttható-bitnek (y_i -nek) már rendelkezésre kell állnia.

b) X -t toljuk el [1]:

Ez a szorzó az (1)-ben bemutatott szorzásnak egyszerre egy oszlopát végzi el. Az órajel periódus-ideje:

$$\tau \geq \tau_p + (K-1) \cdot \tau_s \quad (2)$$


ahol τ_p az ÉS kapu késleltetése, és τ_s az összeadó késleltetése.

Az eredményt itt is $N+K$ ütem után kapjuk meg, vagyis a teljes szorzás ideje:

$$T_{XY} \geq (N+K) [\tau_p + (K-1) \cdot \tau_s] \quad (3)$$


Ennél a szorzónál x_0 beérkeztekor az együtttható-bitek közül csak y_0 -ra van szükség. Minden további adatbit (x_i) belépésénél pedig csak egy új együtttható-bitnek (y_i -nek) kell belépnie, így lehetőség van Y bevitelének soros kialakítására (5. ábra).

c) Csőmodelles (pipeline) soros-párhuzamos szorzó:
 Ha a 3. ábra szorzóját függőlegesen elvagdossuk, és a vágási helyekre egy-egy késleltetőt teszünk, akkor a 4. ábrán látható csőmodelles soros-párhuzamos szorzót kapjuk.



ASZTALOS ANDRÁS

1974-ben végzett a BME Villamosmérnöki Karán, azóta a Híradástechnikai Ipari Kutató Intézetben, illetve 1982-től a jogutód Mikroelektronikai Vállalatnál dolgozik. Kezdetben bipoláris integrált áramkörök tervezésével foglalkozott. Jelenlegi szakterületei: MOS LSI integrált áramkörök tervezése, tervezőrendszerek alkalmazástechnikai kérdései.



5. ábra. A soros szorzó egy cellája

Az órajel periódusideje: $\tau \geq \tau_p + \tau_s$
 A nem csőmodelles áramkörhöz képest (3. ábra) ez nagyobb órajelfrekvencia alkalmazását teszi lehetővé. Magasabb órajelfrekvencián az adatok rövidebb időközönként követhetik egymást, tehát nagyobb lehet a mintavételi frekvencia, és ezzel a feldolgozható jel sáv szélessége is.

A szorzás ideje a járulékosan beiktatott késleltetők miatt $2K+N$ ütem:

$$T_{XY} \geq (2K+N) \cdot (\tau_p + \tau_s) \quad (4)$$


(4)-ben — (3)-al összehasonlítva — a teljes szorzás ideje K -nak csak lineáris függvénye, vagyis egy adott bitszámnál hosszabb szorzó esetén a csőmodelles megoldás a több órajelütemnyi számolás ellenére gyorsabb lehet.

2.1.3 Soros szorzó:


Ha a 3. ábra áramkörénél Y -t is sorosan visszük be, soros szorzót kapunk (5. ábra) [2].

$$\begin{array}{r} 0 \ a_3 \ a_2 \ a_1 \ P_i \\ + (y_i) \cdot x_3 \ x_2 \ x_1 \ x_0 \ X \cdot y_i \\ \hline b_4 \ b_3 \ b_2 \ b_1 \ b_0 \ P^* \\ \hline 0 \ b_4 \ b_3 \ b_2 \ \quad P_{i+1} \end{array} \quad (5)$$

Ez a soros cella az (5)-ben leírt műveleteket végzi: az előző részösszeghez (P_i -hez) hozzáadja az ($X \cdot y_i$) részszorzatot, majd az eredményt (P^* -t) b_1 levágásával csonkítja.



3. ábra. Soros-párhuzamos szorzó (X van shiftelve)



4. ábra. Csőmodelles soros-párhuzamos szorzó

Itt már ábrázoltuk a különböző kiegészítő áramköröket, amiket a könnyebb érthetőség kedvéért eddig elhagytunk. A vezérlőjel (R) X első bitjénél (x_0 -nál) 0, egyébként 1. Az 1-gyel jelölt ÉS kapu a szorzás kezdetekor nullázza a Carry-bitet, a 2-vel jelölt pedig levágja b_1 -et. Ezzel a megoldással elérhető, hogy az adatok közvetlenül követhessék egymást, viszont az összeszorozható számok tartománya szűkül (X MSB bitjének 0-nak kell lennie: $X < 2^{N-1}$), mert (5)-ben a $P_i + X \cdot y_i$ összeadás csak akkor helyes, ha nincs túlsordulás.

2.2 Kettes komplement számok szorzása

Ha Y egy K-bites kettes komplement szám, akkor a definíció szerint:

$$Y = -2^{K-1} \cdot y_{K-1} + \sum_{i=0}^{K-2} 2^i \cdot y_i \quad (6)$$


Két kettes komplement szám szorzata:

$$X \cdot Y = -2^{K-1} \cdot X \cdot y_{K-1} + \sum_{i=0}^{K-2} 2^i \cdot X \cdot y_i,$$


ez kifejtve:

$$\begin{aligned} & \frac{x_3 x_2 x_1 x_0}{0 0 0 0} \cdot y_2 y_1 y_0 + \\ & + (y_0) \cdot \frac{x_3 x_3 x_2 x_1 x_0}{a_4 a_4 a_3 a_2 a_1 a_0} X \cdot y_0 + \\ & + (y_1) \cdot \frac{x_3 x_3 x_2 x_1 x_0}{b_5 b_5 b_4 b_3 b_2 b_1 b_0} X \cdot y_1 - \\ & \quad \frac{a_3 a_3 a_2 a_1}{a_4 a_4 a_3 a_2 a_1 a_0} P_i \\ & - (y_2) \cdot \frac{x_3 x_3 x_2 x_1 x_0}{c c_5 c_4 c_3 c_2 c_1 c_0} X \cdot Y \\ & + (y_i) \cdot \frac{x_3 x_2 x_1 x_0}{b_4 b_3 b_2 b_1} X \cdot y_i \\ & \quad \frac{b_4 b_4 b_3 b_2}{P_4 P_3 P_2 P_1} P_{i+1} \end{aligned} \quad (7)$$

A 6. ábra áramköre a (8)-ban leírt műveleteket végzi el. (8)-t (5)-tel összehasonlítva láthatjuk, hogy P_i első bitje meg van ismételve. Erre azért van szükség, mert csak azonos hosszúságú kettes komplement számok adhatók össze. A kettes



6. ábra. A kettes komplement szorzó egy cellája



7. ábra. 3 bites csőmodelles kettes komplement szorzó

komplement számok hossza növelhető, ha az előjelbitjüket még egyszer elérjük. (8)-ban P^* előjel-bitjének (b_4) megismétlését és b_1 levágását a 6. ábra áramkörénél az 1. D-tár és a 2. jelű kapcsoló végzi az R_1 vezérlőjel hatására. A 7. ábrán 3-bites kettes komplement csőmodelles soros szorzó látható, a 6. ábra cellájából felépítve. A cellák kimeneteire kötött D-tárak a 4. ábrával kapcsolatban már ismertetett csőmodelles működéshez szükségesek.

Az utolsó cella előtti és utáni inverterek a (7) utolsó sorában levő kivonást végzik el, mert:

$$A - B = \overline{\overline{A} + B},$$

ahol $\overline{\quad}$ az egyes komplementet jelöli.

A 6. ábra áramkörénél az 5. ábrához hasonlóan az összeszorozható számok tartománya korlátozva van: $|X| < 2^{N-2} - 1$, vagyis X két legnagyobb helyiértékű bitjének azonosnak kell lennie.

A tervezett szorzó a 6. ábra áramkörének továbbfejlesztett változatából tartalmaz 24 darabot, amely alkalmas bináris és kettes komplement számok szorzására is, valamint az egyetlen meg nem engedett bemeneti kombinációja kettes komplement számok szorzásánál az

$$X \cdot Y = (-2^{N-1}) \times (-2^{K-1}).$$

3. A layout tervezése

A szorzó felülnézeti geometriai terveit (layout-ját) a MEV-nél kifejlesztett CET5 jelű cellakönyvtár felhasználásával, a Hierarchikus Tervező Rendszer (HTR) segítségével készítettük el.

3.1 Cellakönyvtár integrált-áramkör tervezés

A berendezés-orientált áramkörök (BOÁK) a tervezési módszereik alapján három csoportba szokták sorolni.

Egyedi tervezés (full custom) esetén az IC chip teljes területét, annak minden maszkrétegét az adott feladathoz optimalizált módon egyedileg — általában kézzel — tervezik meg.

Cellakönyvtáros (library custom) más szóval előtervezett áramkörök esetén, a jól definiált funkcionális blokkok layoutja előre elkészítve a felhasználó rendelkezésére áll. Ekkor csak a cellák elhelyezését és összeköttetéseit kell megtervezni.

Mesterszelet (gate-array, master-slice) áramkörökben tranzisztorok vagy bonyolultabb részek (kapuk) található, mátrix-szerűen elrendezve. A tervezés során a mátrix elemeinek

felhasználásával kell dolgozni, és csak néhány maszkréteget kell megtervezni. Az ezzel a módszerrel készülő IC-ket előregyártott vagy félkész áramköröknek is szokták nevezni, mert a szeletek az egyedileg tervezett vezetőrészek kivételével nagy sorozatban előre legyárthatók, és az egyes típusoknál csak az utolsó technológiai műveleteket kell egyedileg elvégezni.

Vizsgáljuk meg kissé részletesebben, mik a cellakönyvtáras tervezési módszer sajátosságai.

Elsőként azt említjük, hogy a tervező előzetesen megtervezett, ellenőrzött, és a gyakorlatban kipróbált cellákkal dolgozik. Ennek igen nagy a jelentősége, mert az IC tervezésénél a lehető legnagyobb biztonságra kell törekedni, hiszen az elkészült integrált áramkör javítására általában már nincs mód. A már kipróbált cellák alkalmazása növeli a tervezés biztonságát, és csökkenti a tervezési időt. Így tervezési hibát csak a cellák összeköttetési hálózatának megtervezésénél követhetünk el. Itt is elkerülhető a tévedés, ha a munkát számítógép segítségével végezzük.

Elérkeztünk a második lényeges jellemzőhöz; a cellakönyvtáras tervezést ma már többnyire automatikus számítógépes módszerekkel végzik. A számítógép-program az első lépésben a két lényeges bemenő adathalmaz (a hálózatleírás és a cellák geometriai adatai) alapján elhelyezi a cellákat. A többnyire azonos magasságú cellákat sorokba rendezi, majd a cellasorokat az összeköttetésekhez szükséges térközzel egymás fölé helyezi.

A második lépésben a hálózatleírás felhasználásával készül el a már elhelyezett cellák összeköttetési rendszere. Az összeköttetések általában két rétegben lehetnek. Az első rétegben többnyire polyszilícium a vezetékek anyaga és a vezetékek legtöbbször függőleges irányúak. A második rétegben alumíniumból készülnek a vezetékek és általában vízszintes irányúak. A két vezető réteg között szigetelő réteg — legtöbbször szilícium-dioxid — van. A vezető rétegek között időnként szükséges kontaktust, kontaktusablakok beiktatásával hozzák létre. Az igazán korszerű gyártás-

technológiák alkalmazása esetén három vezetőréteg használható, így az összeköttetési hálózat sűrűsége jelentősen növelhető.

A cellakönyvtáras módszerrel készülő integrált áramkör fontos sajátossága, hogy a szeleteket a teljes gyártástechnológián végig kell futtatni. Emiatt a gyártás ideje hosszabb mint a mester-szelet (gate-array) alkalmazása esetén, de rövidebb mint az egyedi tervezésű áramköröknél. Hazai viszonyok közt ez az idő tipikusan tíz hónap.

A sorozatnagyságot és a gazdaságosságot vizsgálva megállapíthatjuk, hogy az áramkör ára — a chip területétől függően — néhányszor tízezer darabos rendelés esetén már olcsóbb mint a mester-szeleten készült áramköré. Ha azonban már 2—300 000 darabot elérő igényt kell kielégíteni az egyedi tervezés a legkifizetődőbb.

3.2 A MEV CET5 jelű cellakönyvtára


Ezt a cellakönyvtárat az egytápfeszültségű poliszilícium gate-es N csatornás gyártástechnológia bázisán fejlesztették ki. E technológiában növekményes és kiürítéses tranzisztorok alakíthatók ki, ami közepes kapcsolási időt, közepes teljesítményfelvételt és jó zajvédelemet tesz lehetővé. A poliszilícium vezetékek és gate-ek jellemző geometriai mérete $6 \mu\text{m}$, az effektív elektromos csatornahossz $3,5 \mu\text{m}$. Az alapinverter statikus áramfelvétele bekapcsolt állapotban $70 \mu\text{A}$. A tipikus kapu-pár késleltetési ideje három hasonló kapu bemenetével terhelve $+5 \text{ V}$ névleges tápfeszültség esetén 15 nsec . A bemeneti és kimeneti fokozatok TTL kompatibilisek, illetve — ha a kapcsolódó CMOS áramkörök tápfeszültsége is $+5 \text{ V}$ — CMOS kompatibilisek.

A cellakönyvtár jelenleg 35 cellát tartalmaz, ezek mind valamilyen jól definiált logikai funkciót valósítanak meg, tehát digitális áramkörök tervezhetők felhasználásukkal. A legbonyolultabb cellák a master-slave jellegű (D, SR) tárolók.



Geometriájukat tekintve a cellák a standard cellakönyvtár szabályainak tesznek eleget. Ez annyit jelent, hogy magassági méretük kötött ($144 \mu\text{m}$), szélességük pedig egy alapegység ($16 \mu\text{m}$) egész számú többszöröse lehet (8. ábra). A tápfeszültség vezeték a cella tetején, a földvezeték a cella alján vízszintesen halad, anyaga alumínium. A logikai csatlakozó pontok, a kivezetések a cella tetején és alján a poliszilícium rétegen helyezkednek el. A kivezetések helye is kötött, egymástól $n \times 16 \mu\text{m}$ távolságra lehetnek. Az első kivezetés a cella bal alsó sarkától — a referencia ponttól — $8 \mu\text{m}$ távolságra van. Az itt leírt szabályoknak eleget tevő cellákat hézagmentesen egymás mellé helyezve a táp- és a földvezeték folytonos lesz. A logikai kivezetések pedig $16 \mu\text{m}$ -enként követhetik egymást, ami lehetővé teszi az automatikus huzalozást.

3.3 A Hierarchikus Tervezőrendszer (HTR)

A jó félvezető-technológia és a gondosan megtervezett cellakönyvtár alkalmazásának alapfeltétele az automatikus interaktív számítógépes tervező-



8. ábra. A cellák geometriai kialakítása



[H 271-9]

9. ábra. A HTR felépítése

rendszer. A MEV-ben telepített Hierarchikus Tervezőrendszerben az integrált áramkörök geometriai terve (layoutja) a logikai kapcsolásból kiindulva, számítógépi programok egymáshoz szervesen kapcsolódó zárt láncolata felhasználásával — tehát az emberi tévesztés lehetőségét kizárva — készül el. A HTR három fő részből áll:

- interaktív adatbevitel és szimuláció
- automatikus mesterszelet (gate-array) huzalozás
- automatikus cellakönyvtáras layout tervezés.

A tervezőrendszer főbb programcsomagjait, főbb adatbázisait és ezek kapcsolódását a 9. ábrán vázoltuk fel. Ragadjuk ki most e rendszerből a cellakönyvtáras tervezést elősegítő részeket, és vizsgáljuk meg ezeket kissé részletesebben.

3.3.1 A cellák leírásmódjai. Az adatbázisok

A cellakönyvtáras tervezőrendszerben minden egyes celláról háromféle adatszoportot tárolnak, ezen felül szükség van még néhány általános, az egész chipre vonatkozó tervezési szabály rögzítésére is. A cellák adatszoportjai a következő tételeket tartalmazzák:

Logikai funkció, logikai szimbólum és időzítési adatok. Ezeket az adatokat a cellakönyvtár tervezője, a cellakönyvtár létrehozásakor viszi be a cellakönyvtár logikai adatbázisába.

A cella layoutjának körvonalrajza, a kivezetések elrendezése és helye. Ezen adatok az automatikus huzalozáshoz szükségesek.

A cella teljes layoutja. Ezekre az adatokra a maszkkészítő NC berendezés (ábragenerátor, pattern generator) vezérlőszalagjának készítésekor van szükség.

Az egész chipre vonatkozó, ún. globális adatok között kell megadni a táp- és földvezetékek szélességét, a különböző maszkokon levő jelvezetékek szélességét és távolságát, a kontaktusablakok méretét, vagyis a geometriai tervezési szabályokat.

A fenti adatok lényeges közös jellemzője, hogy a különböző adatszoportok között kölcsönös és egyértelmű kapcsolat van. Külön ellenőrző programok gondoskodnak róla, hogy a különböző leírásmódok szigorúan koherensek legyenek. Így érhetjük el, hogy az automatikus tervezés garantáltan hibátlan megoldást eredményezzen.

3.3.2 A tervezés lépései az automatikus cellakönyvtáras tervezőrendszerben

Elsőnek az integrált áramkör logikai kapcsolását kell gépre vinni. Ezt a munkát az ún. interaktív séma szerkesztő program segítségével végezzük. A program grafikus terminálon futtatható. A logikai kapcsolást a cellák logikai szimbólumaiból — rajzjeleiből — a terminál képernyőjén kell összeállítani. A kapcsolás (hálózatleírás) közvetlenül a feladat logikai adatbázisában jön létre és a további lépések (logikai szimuláció, layout tervezés) bemenő adatoként szolgál. A második lépés a hálózat működésének ellenőrzése a logikai szimuláció. Ez voltaképpen a deszkamodellést, és az élesztést helyettesíti. A logikai szimuláció bemenete a logikai kapcsolás (hálózatleírás) és a gerjesztőjelek, eredménye a hálózat belső csomópontjainak és a kimenetek feszültségének idődiagramja, ami külalakját tekintve egy többsugaras oszcilloszkóp, vagy logikai állapotanalizátor képernyőjéhez hasonlítható.

Ha a logikai szimuláció során tervezési, vagy bekötési hibát találunk, a javítást ismét a sémakeresztő programmal kell elvégezni. A javítás eredményességéről megismételt logikai szimulációval lehet meggyőződni.

A szimulációval jónak minősített kapcsolás birtokában végezhetjük el a tervezés harmadik lépését, a cellák automatikus elhelyezését. Ekkor kell megadni a már említett globális chip-layout adatokat is.

Az automatikus elhelyező program a logikai kapcsolás és a cellák körvonal-adatainak ismeretében javaslatot készít a cellák elhelyezésére. Az elhelyezésnél igyekszik a chip területét és a leendő vezetékek hosszát minimalizálni. A tervezőnek lehetősége van arra, hogy az elhelyezést mind a program futása előtt — bizonyos paraméterek megadásával — mind a futás után, a kész elhelyezés megváltoztatásával befolyásolja. Az emberi intelligencia felülmúlja a gépit, ezért utólagos beavatkozással általában javulás érhető el a layout jellemzőiben. Igen lényeges, hogy a beavatkozások szigorúan ellenőrzött módon történjenek, így nem „ronthatjuk” el a layoutot.

A cellakönyvtáras tervezés következő lépése az összeköttetési hálózat megvalósítása, ami szintén

automatikusan történik. Mivel két olyan független réteg áll rendelkezésre, melyek között tetszőleges helyen létesíthető kapcsolat, garantált a 100%-os összeköthetőség.

A program a vezetékeket a cellasorok közötti területen az ún. huzalozási csatornákban helyezi el, a különböző rétegen levő vezetékek közötti kontaktus is csak itt lehet. Ha szükségessé válik, hogy egy vezeték az egyik csatornából a másikba haladjon át, ezt a cellák széthúzásával és az így keletkező helyre egy ún. átbújó vezeték beiktatásával oldja meg.

A huzalozó program számára megadhatunk ún. kritikus vezetékeket, amelyeken kívánatos a gyors jelterjedés. E vezetékek hosszát igyekszik a program minimalizálni, illetve lehetőleg a kisebb ellenállású rétegeken vezeti őket.

A huzalozást követő lépés a layout-függő időhelyes logikai szimuláció. MOS áramkörökben a jelterjedés sebessége erősen függ a kapuk kimeneten levő kapacitív terheléstől. Ezért a hosszú vezetékek kapacitása annyira megnövelheti a jelterjedési időt, hogy az szélsőséges esetben hibás működéshez vezethet. E hiba felderítése érdekében figyelembe kell venni az elkészült layout vezetékeinek hatását. Ezt teszi lehetővé az a program,

amelyik kiszámítja a kész layout vezetékeinek kapacitását, és az értékeket visszatölti az adatbázisba. Az ezt követő logikai szimuláció kimutatja az esetleges hibás működést. A hiba kijavítása a meghajtások módosításával, vagy a layout más bemenő paraméterekkel való újratervezésével végezhető el.


Az automatikus cellakönyvtár layout tervezés utolsó lépése a teljes layout elkészítése. A cellákat csak körvonaljaival tartalmazó layout (10. ábra) egy konverziós program segítségével egyesíthető a cellák teljes layoutjával, ezt követi a maskkészítő NC berendezés vezérlőszalagjának (PG szalag) előállítás.

3.4 A 24 bites soros szorzó layout tervezése

A tervezésnél a fent leírt lépéseket jártuk végig.


A bemenő adatok közül említésre méltó, hogy a teljes logikai kapcsolás 570 könyvtári cellából áll.

A chipet 18 kivezetéses DIL tokba kívánjuk helyezni. A tok alakja megszabja a chip oldalainak arányát is, ez 3 : 5. Két lehetőség adódott a cellasorok elrendezésére a kívánt oldal-arányú chip elérésére: viszonylag sok de rövid sor, illetve viszonylag kevés de hosszú sor. Mindkét lehetőséget megvizsgáltuk, és úgy találtuk, hogy a második adja a kedvezőbb eredményt.



H271-10

10. ábra. A layout



H 271-11

11. ábra. Az IC tömbvázlata

Az egyes programok néhány perc CPU idő alatt lefutottak, így viszonylag könnyen ki lehetett próbálni egy-egy újabb variációt. A cellák elhelyezésekor az elhelyező program beavatkozás nélkül 23 mm²-es chipet készített, amit az egyes cellák körülbelüli helyének definiálásával 18 mm²-re sikerült csökkenteni. A végleges chipméret 4,86 × 3,72 mm² lett.

4. A MEV TMC2024 jelű 24-bites csőmodelles soros szorzója (11. ábra)

Az áramkör kialakítása olyan, hogy több tok sorbakötésével „tetszőleges” hosszúságú szorzó készíthető belőle.

Az együttható (Y) bevitelére 3-féle lehetőség van:


RY EY

- 0 0 Y-t minden szorzásnál X-szel egyszerre kell beléptetni (N ≥ K lehet)
- 1 0 RY=0-nál bevitt Y-t RY=1-nél eltárolja az áramkör (N-tetszőleges)
- 0 1 A gyártáskor beégetett Y érvényes (N-tetszőleges)


A különböző üzemmódok a VI; V2; V3 vezérlőjelekkel állíthatók be:

V1 V2 V3


- | | | | | |
|---|---|---|---|----------------------|
| 0 | 0 | 0 | FIR kerekítés nélkül | } 2C számok szorzása |
| 0 | 0 | 1 | FIR kerekítéssel (N ≥ K) | |
| 0 | 1 | 0 | IIR kerekítés nélkül | |
| 0 | 1 | 1 | IIR kerekítéssel (N ≥ K) | |
| 1 | 0 | 0 | Bináris szorzó kerekítés nélkül (kaskád is) | |
| 1 | 0 | 1 | Bináris szorzó kerekítéssel | |
| 1 | 1 | 0 | Kettes komplementes kaskád előfokozat | |




12. ábra. FIR szűrő



13. ábra. Csőmodelles FIR szűrő



14. ábra. IIR szűrő



15. ábra. Csőmodelles IIR szűrő

5.2 Másodfokú IIR (Infinite Impulse Response) szűrő

$$y(n) = x(n) + b_1 \cdot x(n-1) + b_2 \cdot x(n-2) - a_1 \times y(n-1) - a_2 \cdot y(n-2)$$

Az IIR szűrő tervezésénél (14. ábra) kihasználtuk azt, hogy az áramkör az adatot 48 ütemmel késlelteti. IIR szűrős alkalmazásnál ezért ezt a késleltetett adatot ki is vezettük (11. ábra).

Így a csőmodelles másodfokú IIR szűrő 4 tokból készülhet (15. ábra). Hátránya a kapcsolásnak, hogy az adathossznak az együttható hossz (K) kétszeresének, vagyis 48 bitnek kell lennie.

6. Befejezés

A 2. pontban láttuk, hogy míg párhuzamos szorzónál az alkatrészek száma négyzetesen növekszik a bitszám növelésével, addig soros szorzónál ez az összefüggés csak lineáris. Ez lehetővé teszi viszonylag egyszerű technológiával is nagy pontosságú soros szorzók készítését. A soros szorzók előnye még a vezetékek és a csatlakozások kis száma. Ez az áramkör például több plusz funkcióval kiegészítve is elfér egy 18 lábú szabványos tokban, így a szerelésnél a többi IC-nél szokásos eljárások követhetők.

Az áramkör első teszt példányai 1987. tavaszán elkészültek.

IRODALOM

- [1] S. L. Freemy: „Special-purpose hardware for digital filters” Proceedings of the IEEE, April 1975 pp. 633—648.
- [2] R. F. Lyon: „Two’s Complement pipeline multipliers” IEEE Transactions on Communications, April 1976. pp. 418—425.
- [3] D. Hampel, K. E. McGuire, K. J. Prost: „CMOS/SOS serial-parallel multiplier” IEEE J. of Solid-State Circuits 1975 pp. 307—314.
- [4] Laurence R. Rabiner, Bernard Gold: „Theory and Application of Digital Signal Processing” Prentice-Hall, New Jersey 1975.

Adatok:

Tápfeszültség: 5 V ($P_d \approx 100$ mV)

Technológia: 6 μ m-es Si gate-es NMOS

Chipméret: $4,86 \times 3,72$ mm²

Tok: 18 vagy 22 lábú DIL

Tárolók típusa: dinamikus

Az adat hossza (X): N tetszőleges

Együttható hossz (Y): K = 24 bit

Max. órajelfrekvencia: $f_{ck} = 4$ MHz

Mintavételi frekvencia: $f_s = f_{ck}/N$

5. Nénány alkalmazás

5.1 FIR (Finite Impulse Response) szűrő

$$y(n) = \sum_{j=0}^L b_j \cdot x(n-j)$$

A FIR szűrőnek az irodalomban [4] található alapstruktúráját (12. ábra) a csőmodelles soros-párhuzamos szorzóhoz (4. ábra) hasonlóan átalakítva csőmodelles FIR szűrőt kapunk (13. ábra). Ennek egy fokozata egy tokkal valósítható meg.