

Nagy zavarérzékenységű digitális integrált áramköri elemek

ETO 621.391.82:681.325.65:621.3.049.7 - 111

A gyengeáramú készülékek és berendezések fejlődésének jelenlegi szakasza kétségtelenül az integrált áramkörök nagyfokú térhódításával jellemezhető. A konvencionális és az újonnan megszülető felhasználási területek nagy számának és különbözőségének megfelelően az elemek belső áramköri kapcsolását, funkcióját, villamos jellemzőit stb. tekintve már eddig is igen sokféle integrált áramköri egységet alakítottak ki. Ez viszont azt is jelenti, hogy a felhasználó számára adott annak a lehetősége, hogy feladatát a legmegfelelőbb integrált áramköri rendszer kiválasztásával és beépítésével oldja meg.

A tapasztalat szerint az ipari automatika és elektronika területén (de a számítógépek bizonyos periférikus berendezéseiben is) alkalmazásra kerülő digitális integrált áramkörök esetében lényeges azok kielégítő szintű zavarbiztonsága — vagy más terminológiával kifejezve zavartűrése —, mivel ezek a felhasználások nagy részében komoly zavarforrásként kezelhető erősáramú gépek vagy készülékek közelében üzemelnek. Az árnyékolással történő zavarvédelem általában bonyolult, költséges és nem tökéletes. További követelmény az, hogy a digitális áramköri rész a viszonylag nagyobb teljesítményigényű elemekhez (mint pl. jelfogókhoz, kijelző lámpákhoz stb.) minél egyszerűbben illeszthető legyen. Ugyanis terjednek a részben elektronikus, részben elektromechanikus elemeket tartalmazó ún. hibrid berendezések. A megoldandó feladatok jellegéből következően viszont kevésbé lényeges a nagy kapcsolási sebesség.

A monolitikus integrált áramköröket előállító iparban kimondottan a felsorolt követelmények kielégítésére dolgozták ki az ún. nagy zavarérzékenységű logikai rendszereket, amelyek tápfeszültsége, valamint pozitív logika esetén a logikai igen szint értéke 10—20 V között van, szemben a kisszintű rendszer 3—5 V-os feszültségértékeivel. A nagyszintű digitális integrált áramköri család szokásos elnevezéseit (mint pl.: DTLZ=Dioden—Transistor—Logik mit Zenerdioden, azaz Zener-diódás DTL rendszer, LSL=Langsame, störsichere Logikserie, azaz lassú, zavarbiztos logikai sorozat, HLL=High Level Logic Family, azaz nagyszintű logikai család, HTL=High Level Transistor Logic, azaz nagyszintű tranzisztor logika, HNIL=High Noise Immunity Logic, azaz nagy zavarérzékenységű logika) vagy a kapuk leglényegesebb funkcionális jellemzőiről, vagy a benne szereplő komponensekről kapta. A különböző elnevezések ellenére azonban az egész családot ugyanazon (Zener-diódás) kapcsolási-felépítési alapelv jellemzi, amely alól kivételt — az ismert gyártmányokat tekintve — eddig csupán a Texas cégnek a lavina letörés jelenségét kihasználó rendszere képez.

A nagyszintű integrált logikai rendszerek előnyös tulajdonságai a szokványos kisszintű rendszerekhez képest konkrétan a következőkben jelölhetők meg [1, 2]:

- a) nagy a váltakozó feszültségű vagy dinamikus (AC) zavarérzékenységük;
- b) nagy az egyenfeszültségű vagy statikus (DC) zavarérzékenységük;
- c) a tápfeszültség, illetőleg annak megengedett ingadozása nagy, bár kisebb tápfeszültségértékek esetén növekszik a zavarérzékenység;
- d) a kimenet terhelhetőségi száma (fan out) viszonylag nagy, illetőleg a teljesítménykapuk, jelzőlámpák vagy nagy érzékenységű jelfogók közvetlen vezérlésére is alkalmasak;
- e) a fokozatok kimeneti ellenállása — mind a kimenet logikai igen, mind pedig logikai nem szintje esetén — aktív munkaellenállás mellett igen kicsi. Ez szintén kedvező a zavarok csillapítása szempontjából.

A következőkben e logikai családnak a felhasználó szempontból rendkívül fontos zavarbiztonsági kérdéseivel kívánunk részletesebben foglalkozni. Összehasonlítást teszünk ilyen szempontból a különböző cégek gyártmányai között. Az alapkapu felépítését csak annyiban érintjük, hogy világossá válik azon működési alapelv, amelynek révén a viszonylag nagy zavarbiztonsági értékek elérhetőek voltak. Végezetül pedig utalunk arra is, hogy milyen további intézkedések tehetőek valamely berendezés zavarérzékenységének további fokozása érdekében.

A nagyszintű félvezetős kapcsolások zavarérzékenysége

Az ipari automatika elektronikus digitális áramköreinek zavartatása szempontjából elsősorban az ún. rendszerbeli (belső) becsatolt zavaró jelek jönnek számításba. A becsatolás jellege szerint ezek lehetnek kapacitív, induktív és galvanikus úton belépő zavarok, amely csatolástípusok közül a kapacitív csatolás tekinthető a legkellemetlenebbnek [3]. A zavarfeszültség jelalakja a gyakorlatban egy meredek felfutású, majd ezt követően exponenciális csökkenésű feszültségimpulzus szokott lenni [4].


A fent leírt alakú becsatolt zavaró jelekkel szemben valamely áramkör zavarbiztonsági jellemzői akkor kedvezőek, ha:

- nagy a logikai jelszintek közötti különbség, (ami egyben megkívánja a nagy tápfeszültségértéket is),
- nagyok a kapcsolási idők (kicsi a rendszer működési határfrekvenciája),
- nagy a hasznos jelek teljesítményszintje.

A nagyszintű integrált logikai áramköröket e szempontok figyelembevételére alapján alakították ki, s így zajvédetségüket tekintve igen jóknak mondhatók. Annak érdekében azonban, hogy ezt az állításunkat számszerű adatokon keresztül is be tudjuk mutatni, meg kell ismerkednünk először néhány, a zavartatással kapcsolatos, illetőleg annak nagyságát kifejező fogalommal és jellemzővel. Ezek a jelátfutási idő, valamint a statikus és dinamikus zavarbiztonság (zavarérzékenység).

A közepes jelátfutási idő

A digitális kapcsolóelem fontos jellemzőjévé képező közepes jelátfutási vagy jelkésleltetési idő (szokásos jelölés t_{pd}) definícióját az 1. ábra segítségével adhat-



1. ábra

juk meg. Ezen idő nagysága igen jelentős nemcsak a működési sebesség, hanem a zavartatási viszonyok alakulása szempontjából is.

Ha valamely digitális kapu bemenetein a logikai szintek értékeit olyan értelemben megváltoztatjuk, hogy a kimeneti szint értéke is az ellenkezőre változik, úgy azt tapasztaljuk, hogy ez utóbbi változás csak bizonyos időkésleltetéssel és a bemenet(-ek) feszültség-szint-változási meredekségétől eltérő, általában annál kisebb meredekséggel következik be. A jelenség oka az áramköri komponensek saját, a szerelési szórt és a kimenetet terhelő külső (C_T) kapacitások együttes hatásában keresendő. Így az 1. ábrába bejelölhető a t_{fd} esési késleltetési és a t_{rd} emelkedési késleltetési idő. Általában $t_{rd} > t_{fd}$. Ezen időértékeket az ún. vonatkoztatási pontok között értjük, amelyeket feszültségben adnak meg (U_V). A kapu bemeneti feszültségére nézve ez kb. az 50%-os feszültségű (billenési) pontot jelenti, a kimeneti feszültségben viszont már nem mindig. A vonatkoztatási feszültség értéke a gyakorlatban a kisszintű logikáknál 1,3 és 1,7 V, a nagyszintű logikáknál pedig 4,5 és 6,5 V közé eső feszültségérték szokott lenni.

A t_{fd} és t_{rd} időértékek segítségével definiálható a közepes vagy átlagos jelkésleltetési idő, azaz:


$$t_{pd} = \frac{t_{fd} + t_{rd}}{2}$$

A jelkésleltetési idő (ezen belül pedig a jelesési és jelemelkedési késleltetési értékek) függenek a logikai elem tápfeszültségének nagyságától, a C_T terhelő kapacitás értékétől, a kimenet ohmos terhelésétől és kismértékben a hőmérséklettől is. A terhelési kapacitás növekedésével (különösen 100 pF felett) az időértékek növekednek, míg a kapu tényleges terhelésének növekedése az idők csökkenését vonja maga után. Megjegyzendő, hogy a gyakorlatban a terhelés növelése egyben a terhelő kapacitás növekedését is jelenti, s ha ezen utóbbi hatás a jelentősebb, úgy végeredményben az időértékek növekedését fogjuk tapasztalni.

A gyártmánykatalógusok a kapcsolási késleltetési idők megadása mellett mindig pontosan közlik azt is, hogy azok kimérése milyen kapacitás-, terhelés- és tápfeszültség-értékekkel történt. A mérést általában 100 kHz és 1 MHz frekvenciájú négyszögjellel végzik, s ezen mérőjel t_r felfutási, illetőleg t_f lefutási ideje 5–50 ns között szokott lenni. Ez az érték a mért eredményeket gyakorlatilag nem befolyásolja, mert ha a kapu eredő bemeneti feszültsége a vonatkoztatási szinthez igen közel eső billenési feszültséget akár felülről, akár alulról közeledve eléri, úgy a kimenet szintjének megváltozása a bemeneti jel változási sebességétől majdnem függetlenül megindul (lásd a 2. ábrát).

A szokványos kisszintű integrált logikai kapcsolásoknál a felsorolt időértékek néhány tíz ns nagyságrendbe esnek ($C_T = 10\text{--}50$ pF), míg a nagyszintűeknél néhány száz ns hosszúságú időtartamokról van szó ($C_T = 10\text{--}100$ pF).

Ha a t_{fd} és t_{rd} időértékek között az eltérés nem nagy, úgy az ezek számtani középértékét képező t_{pd} értéke is közel áll ezekhez. Ilyen módon nem vétünk nagy hibát, ha az esési és emelkedési késleltetési időértékek helyére a különböző számítások során egyszerűen a t_{pd} közepes jelátfutási időt helyettesítjük be. Ha viszont a fenti két idő között az eltérés jelentős, úgy a t_{pd} használatával már óvatosabban kell bánni.



2. ábra

Statikus zavarérzékenység

Mint már említettük, a digitális integrált áramkörök helytelen működéséhez vezető zavaró feszültségek elsősorban kapacitív csatolás útján kerülnek

be a kapuáramkörökbe. Különösen a bemeneti oldalon jelentkező zavarfeszültségek veszélyesek, s ilyen szempontból a hosszabb-rövidebb távolságon párhuzamosan futó vezeték közötti kapacitás nagysága a döntő. Erre a kapacitív csatolásra vezethető vissza, hogy a zavarok majdnem mindig impulzusformájúak, exponenciális csökkenésük időállandója pedig $\tau = C_K \cdot R_E$, ahol C_K a zavaró jelet becsatoló kapacitás, R_E pedig a zavart bemenőkör eredő ohmos ellenállása.


A gyakorlati mérések során azonban nehézkes a leírt „tipikus” zavarjelalak biztosítása, illetőleg azzal mérési eredmények megadása. Ezért végzik el a méréseket négyszögimpulzusokkal, s a katalógusok által közölt adatok is ilyen zavarójel feltételezésére vonatkoznak. A továbbiakban zavarójel alatt mi is mindig négyszögimpulzust fogunk érteni.

Statikus jellegű zavaroknak azokat a (négyszög) zavarimpulzusokat tekintjük, amelyek időtartama nagyobb, mint a t_{pd} közepes jelátfutási idő. Mivel a zavarimpulzus számszerű hosszának a $0,5 U_{zav \cdot max}$ feszültségű pontok közötti távolságot vesszük, ezért ide tartoznak azon zavaró impulzusok is, amelyek felfutási, illetőleg lefutási ideje nagyobb, mint t_{pd} . A definíció e kibővítése alapján tehát statikusnak az az exponenciális esésű zavarimpulzus számít, ahol $\tau > t_{pd}$.

Valamely kapu statikus zavarérzékletlenségét azzal a legnagyobb statikus jellegű zavarfeszültség-értékkel adhatjuk meg, amelyet az elem bemenetére kapcsolva az a kimenet feszültségi állapotát még nem változtatja meg. A gyakorlatban ez egy állandó egyenfeszültség rákapcsolását jelenti. Összehasonlításra alkalmasabb adatokat viszont úgy kapunk, ha nem egyszerűen feszültség szinteket, hanem szintkülönbségeket adunk meg. A statikus zavarérzékletlenségre vonatkozó feszültség szint-különbségeket a gyakorlatban zavartávolságnak nevezik.

A zavartávolság számszerű értékének a meghatározása a kapu átviteli vagy más néven transzfer karakterisztikája segítségével lehetséges [5]. A 2. ábra néhány átviteli karakterisztikát mutat az invertáló (ÉS és VAGY) kapuk esetére. Az ábrán látható egyrészt a kisszintű (DTL vagy TTL) és a nagyszintű kapurendszerek közötti eltérés, másrészt az, hogy az átviteli karakterisztikát a tápfeszültség értékének a megváltozása milyen értelemben befolyásolja. A karakterisztika helyzete és alakja ezenkívül a hőmérséklettől (magasabb hőmérséklet esetén a billenési feszültség értéke csökken) és a kapu terhelésétől is függ (nagyobb terhelésnél a görbe felső, majdnem vízszintes része kisebb feszültség szintre kerül, és a billenési feszültség nő). Az ideális átvitelt a vízszintes és függőleges egyenesekből álló szögletes karakterisztika jelentené.

Mivel az átviteli karakterisztika egyrészt több paraméter függvénye, másrészt magától értetődően a gyártási toleranciákból eltérések adódnak, ezért mind a kimeneti feszültség szintek, mind a bemeneti billenési feszültségek egy-egy szórásmezőben helyezhetők el. E szórásmezőkből a gyakorlat számára az ún. legkedvezőtlenebb helyzethez tartozó határ-feszültségek a lényegesek. A nagyszintű karakterisztikákat mutató 3. ábrán bejelöltük a számunkra



3. ábra

fontos szélső értékeket, s egyben a ténylegesen előforduló numerikus adatokat is közöltük ($U^táp = 15$ V).

A statikus zavartávolság értéke ezek előrebocsátása után a 3. ábra alapján a következőképpen határozható meg:

Képzeljünk el két logikai kaput láncba kapcsolva, ahol az első kapu kimenetén logikai 1 szint, azaz a legrosszabb esetben $U_{1min}^{ki} = 13,5$ V van. Ezen feszültség kerül a következő kapu bemenetére, ahol viszont a logikai 1 értékhez $U_{1max}^{be} = 8$ V elegendő lenne. Így a logikai 1 szinthez tartozó statikus zavartávolság:

$$\Delta U_{1stat} = U_{1min}^{ki} - U_{1max}^{be} = 13,5 - 8 = 5,5 \text{ V.}$$

Más szavakkal kifejezve ez azt jelenti, hogy ha a második kapu bemeneti jelére 5,5 V feszültségértéknél kisebb zavar szuperponálódik, úgy az az ott levő logikai 1 szintet nem tudja megváltoztatni.

Hasonló gondolatmenet alapján definiálható a logikai 0 szinthez tartozó statikus zavartávolság is, azaz:

$$\Delta U_{0stat} = U_{0min}^{be} - U_{0max}^{ki} = 6 - 1,5 = 4,5 \text{ V.}$$

A 2. és 3. ábrákból látható, hogy a tápfeszültség változásával a kapu kimenetének logikai 1 szintje, s így az U_{1min}^{ki} feszültségérték is jelentős mértékben megváltozik. Ez egyben azt jelenti, hogy — miután a többi feszültségérték lényegében változatlan marad — a logikai 1 szinthez tartozó zavartávolság is új értéket vesz fel. A szemléltetésként felhozott esetben pl. $U^táp = 20$ V esetén $\Delta U'_{1stat} = 10,5$ V, $U^táp = 10,8$ V mellett pedig $\Delta U'_{1stat} = 1,3$ V lesz. Ez magyarázatot ad a bevezető fejezetben említett azon állításra, mely szerint a tápfeszültség csökkenése nem kedvező a nagyszintű rendszerek zavarérzékletlensége szempontjából, s ez stabilizált tápfeszültségforrások alkalmazását teszi indokolttá.

A 2. ábrán szemléltetésképpen berajzoltuk a fentiekben kiszámított zavartávolság-értékeket, s ugyanakkor megadtuk egy átlagos kisszintű kapura a hasonló módon szintén a legkedvezőtlenebb esetre számított statikus zavartávolságokat is. Szembetűnő a két rendszer közötti mintegy egy nagyságrendnyi eltérés a nagyszintű rendszer javára.

Dinamikus zavarérzékletlenség

Dinamikus zavarok alatt azon zavaró impulzusokat értjük, amelyek időtartama rövidebb, mint a t_{pd} közepes jelátfutási idő. Megjegyzendő, hogy van

olyan szemlélet is, ami dinamikus zavarok alatt a közepe jelátfutási idő felénél rövidebb zavarokat érti.

A gyakorlatban sokszor használják a logikai kapu jellemzésére az ún. működési határfrekvenciát. Ez az érték nagyjából a jelátfutási késleltetési idő reciprokával azonos, s bizonyos mértékben jellemzi a rendszert a zavartatás szempontjából is. A nagyszintű rendszerek működési határfrekvenciája 0,5 MHz körül van.

Dinamikus jellegű zavartatás esetében az U_{zav} zavaró feszültség maximális amplitúdója nagyobb lehet, mint az előző alfejezetben számított statikus zavartávolság, bizonyos impulzuscsúcs alatt nem kívánt kapuműködés mégsem fog bekövetkezni. A zavartatás fokát ekkor a becsatolt zavarenergia nagysága határozza meg, amelynek tényleges értéke egyenesen arányos a zavaró impulzus t_{fd} esési késleltetési, illetőleg t_{rd} emelkedési késleltetési, közelítő számításoknál t_{pd} idejével. Ugyanis szélső esetben ilyen szélességű és az előzőekben már definiált statikus zavartávolságnak megfelelő nagyságú zavarimpulzus hathat a kapu bemenetére anélkül, hogy a kimeneten változás állna be. A jelenség fizikailag azzal magyarázható, hogy bár a kritikus érték alatti zavaró impulzus hatására a kapu billenési folyamata megkezdődhet, a teljes billenési folyamat a rövid impulzusidő (kis impulzusenergia) következtében mégsem tud lejátszódni, s a kapu kimenetén így végső soron szintváltozást nem fogunk észlelni.

Valamely digitális kapcsolás fentiekben bevezetett dinamikus zavarenergiájának számszerű értékét az ohmos ellenálláson fellépő energiaveszteség meghatározására szolgáló képlettel kaphatjuk meg, amely a kapcsolás bemenetének logikai 0 állapotára a következő alakot veszi fel:

$$W_{0\text{ din}} = \frac{\Delta U_{0\text{ stat}}^2}{r_{0\text{ be}}} t_{fd}$$

a bemenet logikai 1 állapotára vonatkozólag pedig:

$$W_{1\text{ din}} = \frac{\Delta U_{1\text{ stat}}^2}{r_{1\text{ be}}} t_{rd}$$

ahol $r_{0\text{ be}}$ és $r_{1\text{ be}}$ a kapcsolás eredő bemeneti ellenállása a logikai 0, illetőleg a logikai 1 állapotokban.

A statikus zavartávolság és a jelkésleltetési időértékekkel egy-egy négyszögimpulzus-terület is definiálható, amelyekkel szintén jellemezhető a digitális kapcsolások dinamikus zavarbiztonsága. Ezeket képlettel felírva a következőket kapjuk:

$$\Phi_0 = \Delta U_{0\text{ stat}} \cdot t_{fd} \text{ (Vs)}$$


és

$$\Phi_1 = \Delta U_{1\text{ stat}} \cdot t_{rd} \text{ (Vs)}$$


A fenti alakkal definiált Φ_0 és Φ_1 értékeket úgy tekinthetjük, mint a bemenet logikai 0, illetőleg logikai 1 állapotára vonatkoztatott dinamikus zavarbiztonság számszerű értékeit. A gyakorlatban Φ_0 értéke a kisebb és a fontosabb. Amennyiben ismert valamely zavaró impulzus amplitúdója vagy időtartama, úgy a fenti érték segítségével meghatározható a hozzátartozó kritikus időtartam, illetőleg amplitúdó. Természetesen a Φ_0 és Φ_1 értékek fel-

vétele a tényleges viszonyok bizonyos fokú leegyszerűsítését jelentette, ezért az ilyen módon számított értékek inkább csak tájékoztató jellegűeknek tekinthetők.

A gyakorlatban elvégzett méréseknél — az előbbi megfontolásokkal teljes összhangban — az invertáló logikai kapuk dinamikus zavarbiztonságát olyan (a zavaró impulzusokat helyettesítő) négyszögimpulzusok segítségével határozzák meg, amelyek amplitúdóját és hosszát egymástól függetlenül folyamatosan változtatni lehet. Valamely kapu dinamikus jellegű zavarokkal szembeni viselkedése pedig — a Φ vagy W_{din} értékeknél többet mondó és jobban használható — olyan görbékkel szemléltethető, amelyekben a koordinátarendszer abszcisszájára a (zavaró) impulzus időtartamát, ordinátájára pedig amplitúdóját mérik fel. A 4. és 5. ábrák ilyen konkrét görbéket mutatnak be, mégpedig az első a bemenet logikai 0 állapotára, a második pedig logikai 1 állapotára vonatkozik. Pozitív logika esetén ugyanis a logikai 1 szintre nézve csak a negatív impulzusok, a logikai 0 szintre csak a pozitív impulzusok képviselhetnek zavart. A kapu kimenetének logikai állapota tehát nem változik meg, ha a bemenetre kerülő zavaró impulzus t_{zav} időtartama és U_{zav} amplitúdója alapján a megadott kritikus zavartatási határgörbe alatt helyezkedik el. A görbék a t_{zav} idő növekedésével elvileg a statikus zavartávolság-értékekhez tartanak,



4. ábra



5. ábra

azaz a logikai elem e szempontból felüláteresztő szűrőre emlékeztet.

A 4. és 5. ábrákon olyan lehetséges egyszerű mérési kapcsolásokat is bemutatunk, amelyek segítségével a NAND kapukra vonatkozólag a bemutatott dinamikus zavarbiztonsági határgörbék felvehetők.

A 4. ábrán látható és a bemenet logikai 0 állapotára vonatkozó dinamikus zavarbiztonság-határgörbe mérési elrendezést lényegében két NAND kapuból kialakított RS flip-flop alkotja. Az alsó kapu alsó bemenete méréskor szabadon marad, azaz ott állandóan logikai 1 szint van. A felső kapu felső bemenetére csatlakozik a mérendő logikai elem.

A tápfeszültség bekapcsolásakor a flip-flop beáll az egyik lehetséges állapotba. Ha az N nyomógomb megnyomásával az alsó kapu bemenetére logikai 0 szintet kapcsolunk, akkor a kapcsolás egyes pontjain az első helyen jelzett logikai szintek állnak be, azaz a „jelző vagy zavarkritérium” kimenetként felhasznált ponton logikai 1 szint lesz.

A mérés úgy zajlik le, hogy konstans t_{zav} impulzusszélesség mellett az t_{zav} impulzusamplitúdót mindaddig növeljük, amíg a flip-flop át nem billen. Ezen átbillenés után az elrendezésben a második helyen jelzett feszültség szintképet kapjuk. A mérést különböző impulzusszélességek mellett többször megismételjük, s így a görbe felvehetővé válik.

Az 5. ábrán látható és a bemenet logikai 1 állapotára vonatkozó dinamikus zavarbiztonság-határgörbe mérési kapcsolása teljesen analóg a fentebb ismertetett elrendezéssel. A különbség csupán annyi, hogy itt maga a kimérendő elem az RS flip-flop felső NAND kapuját képezi. A mérés előtt az első helyen jelzett kiindulási logikai szintértékeket ugyanúgy az N nyomógomb megnyomásával állítjuk be.

A zavarjel-generátor kimenetén itt nyugalmi állapotban természetesen a logikai 1 szintnek megfelelő feszültségértéknek kell lennie, s a zavart a feszültség t_{zav} időtartamra bekövetkező negatív irányú változása, azaz csökkenése jelenti.

A kapacitív úton becsatolt zavarenergia nagyságára, s így a dinamikus zavarbiztonsági görbék menetére jelentős befolyást gyakorol azon impedanciaérték, amelyen a zavar fellép. Ez jelen esetben a kapuk kimeneti ellenállása. A nagyszintű kapcsolásokban a logikai 1 állapotban a kapu kimeneti ellenállása mindössze néhány száz ohm (ez az érték különösen aktív — ún. „Totem-pole” — kimenő-fokozat esetén kicsi), amely a következő kapu bemeneti ellenállásához viszonyítva szinte elhanyagolható. Így a logikai igen szint csak kb. 0,8—1,5 V-tal lesz kisebb a tápfeszültségértéknél. A kimeneti ellenállás értéke azért is lényeges, mert a kapu kimeneti feszültsége valamely, a szerelési elrendezés szerinti szomszédos kapura nézve a huzalozási kapacitás következtében zavarforrásként szerepelhet, s a zavarforrás belső ellenállása meghatározó a keletkező zavarimpulzus felfutási és esési meredeksége, illetőleg időtartama szempontjából is.

A zavarérzékenységgel foglalkozó fejezet befejezéseként az 1. táblázatban a nagyszintű logikai család különböző gyártmányainak legfontosabb adatait tüntettük fel. Az adatok természetesen tájékoztató átlagértékek. A statikus zavarvédetségnek a kimenet logikai 1 állapotához tartozó értéket vettük alapul, mivel ez kevésbé változik. A logikai 1 szint küszöbértéke alatt azt a legkisebb feszültséget kell érteni, amelyet a rendszer már logikai 1-nek értékel ki. Ha ebből levonjuk a U_{1stat} értéket, akkor elvileg megkapjuk a rendszerben előforduló legnagyobb logikai 0 szint értéket.

1. táblázat


A különböző gyártmányú nagyszintű integrált logikai rendszerek összehasonlítása

Gyártmány	Sorozat	A sorozat alapját képező á. k. család	A logikai 1 szint nagysága a kimeneten névleges tápfeszültség esetén [V]	A logikai 0 szint nagysága a kimeneten [V]	DC min. zavarállé- volság [V]	Terhelhetőség kimenetenként: $n - (mW)$	Tápfeszültség [V]
Motorola MHTL	MC 660	DTL (HTL)	> 12,5	< 1,5	6	10 (30—250)	14—16
Texas HNIL	SN 15 000	TTL	> 12	< 1,6	5	10 (25—40)	16,5
Toshiba HTL	TD	DTL	> 11,5	< 1,5	3	10—30 (90—165)	13,5—16,5
SGS-Fairchild HLL	H 100	TTL	> 13,5	< 1,5	5	25	10,8—20,0
AEG-Telefunken DTLZ	FP 100	DTL	> 12,5	< 2,0	5	10—30	12—15
Siemens LSL	FZ 100	DTL	> 11,3	< 1,7	3	10 (25—40)	12—15
Valvo-Philips LSL	FZ 100	DTL	> 10,3	1,7	5	5—30	13,5—17,2
HIKI* DTLZ	HT 200	DTL	> 10,0	< 0,7	3	5—30	11,8—13,2

* Megjegyzés: A HIKI logikai rendszere vastagrétég gyártási technológiával, szigetelőanyag bázislapra készült!

A nagyszintű digitális integrált logikai alapkapsolások áramköri felépítése

A DTL vagy TTL kapcsolásokból a nagyszintű rendszerek a legegyszerűbben oly módon származtathatók, hogy a logikai művelet végző elemek és a $T1$ első tranzisztor bázisköre közé, vagy pedig a $T1$ és a $T2$ második tranzisztor közé a küszöbfeszültség-beállító dióda helyett vagy azzal sorba egy Zener-diódát helyezünk be, amelynek letörési feszültsége 6—8 V között van [1, 2]. A legegyszerűbb ilyen, sa gyakorlatban is előforduló kapcsolást (AEG-Telefunken) a 6a ábra mutatja. Gyártástechnológiailag a Zener-diódák igen egyszerűen előállíthatók úgy, hogy a Zener-dióda katódját követő tranzisztor bázisába az emitterdiffúzióval egyidejűleg n-vezető réteget diffundálnak be. A Zener-feszültség nagysága a báziszónába bediffundált n-vezető anyag mennyiségétől függ.



6. ábra

A megnövekedett bázisfeszültségnek megfelelően természetesen a tranzisztorok kollektorfeszültségét is nagyobbra kellett választani, s ezzel előállt a nagyszintű rendszer.

A 6b ábrán egy, a DTL családból származtatott, némileg más kialakítású (Siemens és Valvo) NAND kaput mutatunk be, a 6c ábrán pedig egy, a TTL családra emlékeztető (SGS-Fairchild) kapu látható. Ezen ábrákkal kapcsolatban a nagyszintű rendszerek néhány speciális jellemzőjére kívánunk rávilágítani.

A 6b ábrán az Y báziskivezetés szerepe az, hogy ide, valamint az X kimeneti pont közé néhányszor 10 pF nagyságú (C_Y jelölésű) kapacitás köthető, amelynek hatása az lesz, hogy a kapcsolási idők néhány μ s-mal megnövekednek. Ezzel a dinamikus zavarbiztonság nagyobb lesz, bár a működési sebesség csökken. Hasonló hatás érhető el azzal is, ha a C_Y kondenzátor egyik fegyverzetét az ún. bővítő bemenetre kapcsoljuk (ha ilyen van).

A fizikai működést tekintve a zavarbiztonságot növelő hatás azzal magyarázható, hogy a szóban forgó Miller-kapacitás erős negatív visszacsatolást jelent a bemenet és a kimenet között, s lényegében stabilizálja a kapcsolást a zavarok ellen [6]. A Miller-kapacitáson kívül szokásos még párhuzamosan kapcsolt kondenzátorokkal fokozni a zavarbiztonságot. Ezek többé-kevésbé hatásos rövidzárakat fognak képezni a zavarójelekre.

A 6c ábrán a bemeneti logikai kaput közös emitterű pnp tranzisztorok alkotják. Ezek a bemeneti emitterkövetők nagy bemeneti ellenállásértéket biztosítanak, azaz a befolyó áram értéke igen kicsiny (1 mA alatt) lehet. Ez növeli a kapurendszer fan-out értékét és egyben zavarbiztonságát is, de hosszú csatlakozó vezetékeknél problémát okozhat a nagy ohmos lezárás.

A $T1$ tranzisztor, valamint az $R1$ és $R2$ ellenállások egy közbenső fokozaterősítőt alkotnak, amelynek formája és feladata hasonló az amerikai DTL családoknál előforduló megoldásokhoz. A $D1$ dióda feladata a kb. 6 V feszültségre emelkedő P jelű pontról a töltés gyors elvezetése. E dióda hiányában az itt levő töltés csak szívárgás és rekombináció útján tudna eltávozni, ez pedig nagymértékben csökkentené a dinamikus zavarbiztonság értékét.

Mind a 6b, mind a 6c ábrákon aktív munkaellenállású vagy ellenütemű invertáló kimeneti fokozat látható. Ennek előnye a már említett kis kimeneti ellenállás, hátránya viszont az, hogy az ilyen NAND kapuk — ellentétben a 6a ábrán látható kapcsolással — nem köthetők ún. wired-or (huzalozott VAGY) kapcsolásba.

A nagyszintű kapcsolások Zener-diódás kialakításától eltér a Texas cég által kifejlesztett kapurendszer. Ez ugyanis — mint már említettük — a lavinaletörés jelenségét használja fel a kapu bemeneti oldalán a megfelelő nagyságú logikai 1 érték biztosítására. Kapcsolástechnikailag a lavinadióda az első tranzisztorba a speciális ún. fordított előfeszítésű bázis-emitter kapcsolat (reverse-biased base-emitter junction) kialakítása révén kerül beintegrálásra.

A jelen cikk keretein belül az egyéb nagyszintű integrált kapcsolásokkal (szintátalakítók, flip-flopok stb.) nem kívánunk foglalkozni, mivel rövid elemzésünkben elsősorban a nagyszintű kapuk azon kedvező tulajdonságára kívántunk rámutatni, hogy azok — a kisszintű rendszerekkel összehasonlítva — mind a statikus, mind a dinamikus jellegű zavarokkal szemben igen jó zavarbiztonsági értékeket nyújtanak. Ezt ismételtelen a 2. táblázat adataival kívánjuk kihangsúlyozni, ahol több, általánosan ismert nagyszintű integrált logikai rendszer néhány jellemzőjét foglaltuk össze.

A nagyszintű elemekből álló berendezések néhány felépítési szempontja

Valamely nagybiztonságú integrált logikai alapelemekből felépítendő berendezés kialakítása során — a kedvező zavarérzékenységű jellemzők ellenére — magától értetődően ügyelni kell arra, hogy az integrált áramkörök zavartatás szempontjából

A kis- és nagyszintű integrált logikai rendszerek összehasonlítása

Logikai család	Tápfeszültség [V]	Kapunkénti disszipáció [mW]	Felfutási késleltetési idő, t_{rd} [ns]	Átlagos jelátviteli idő t_{pd} [ns]	DC zárvédettség $\Delta U_{1, stat}$ [V]	Logikai 1 szint küszöbértéke [V]
RTL	3,6	12	25	10—50	0,5	1,0
DTL	5,0	8	30	10—100	1,2	4,5
TTL	5,0	15	10	10—100	1,2	3,5
Nagyszintű logikák	15,0	30	85—500	300—800	6,0	13,0

kritikus bemeneteire a megadott (statikus és dinamikus) zavartávolságoknál nagyobb zavarójelek ne jussanak. Helytelen konstrukció, elrendezés, illetőleg huzalozás esetén ugyanis a főleg kapacitív úton becsatolt zavarójelek nagysága a több tíz, sőt száz V-os értékeket is elérheti, ezek ellen pedig már a nagyszintű rendszer sem képes védelmet nyújtani.

Az integrált áramkört elemek — rendszerint kisebb-nagyobb csoportokban s egyéb kiegészítő áramkört elemekkel együtt — dugaszolható nyomtatott áramkört kártyákra kerülnek fel, amelyek azután (egymás mellett élükre állítva) sokszor szintén dugaszolható sávokba kerülnek. Az egyenként mintegy 10—20 kártyát tartalmazó sávok egy állványra (keretre) kerülnek fel, ami viszont rendszerint egy fémszekrénybe lesz beépítve. A földelt és mindenhol zárt fémszekrény mindenestre nemcsak a külső eredetű mechanikai, vegyi stb. behatások ellen védi a berendezést, hanem a külső villamos és mágneses zavaró terek ellen is.

A nyomtatott áramkört lapokon a viszonylag rövid vezető fóliák általában nem teszik lehetővé az áramvezető szálak között veszélyes nagyságú csatolás létrejöttét. Ennek ellenére célszerű — s az igényesebb berendezéseknél ez megvalósításra is kerül —, ha az egyes nyomtatott áramkört lapok között egy-egy nyílások nélküli és földpotenciálra kötött árnyékoló fémlap van, ami megfelelő peremkialakítás esetén a kártya megvezetésére is felhasználható, valamint ha az egyes kártyák szerelési felületeinek a szélein egy — úgyszintén földpotenciálra kötött — vezető fólia fut körbe, ami pl. az első és utolsó dugaszcsatlakozási pontra van kikötve [7]. Ezáltal tulajdonképpen minden egyes nyomtatott áramkört lapra nézve egy-egy Faraday-féle kalitka létesül, ami különösen akkor bizonyul hasznosnak, ha a szekrényben komoly zavarforrásokat (mint pl. több tíz amper áramot kapcsoló kontaktorokat, mágneskapcsolókat, tirisztorokat stb.) kell elhelyezni.

Bonyolultabb probléma már valamely sáv egyes nyomtatott kártyái, az egyes sávok, illetőleg a sávok és a berendezéshez csatlakozó külső áramkört részek vezetékének fogadására szolgáló „sorkapcsok” közötti huzalozás kérdése. Az alapelv az, hogy a két-két pontot összekötő vezeték a lehető leg-rövidebb legyen, ún. indukciós vezetékburkok ne keletkezzenek, s a bemenő- és kimenőoldali, illetőleg a kis teljesítményszintű és az esetleg meglévő nagy teljesítményszintű (erősáramú) vezeték egymástól jól el legyenek különítve. Ez utóbbi nehézség pl. több egymástól elkülönített kábelkorbács kialakításával oldható meg. Megjegyzendő, hogy a zavartatás kiküszöbölése szempontjából legkedvezőbb huzalozás

megvalósításakor a különböző korszerű gépi huzalvezetés tervezési és fektetési eljárások (wire wrap, termi point) bizonyos — de nem elháríthatatlan — nehézséget hoznak magukkal.

A legnehezebben kezelhetők a külső kezelő, érzékelő, végrehajtó stb. elemektől a vezérlő szekrénybe futó vezeték zavaratási kérdései, mivel ezek nemegyszer több száz méter hosszúak is lehetnek, s eközben a legkülönbözőbb (erősáramú, távközlési stb.) vezetékkel kerülhetnek kapacitív csatolásba. Zavarvédelmi lehetőségeink ekkor a következők: önálló kábelcsatornák létesítése, speciális árnyékolt és kapacitásszegény kábelek felhasználása, a vezérlőszekrénybe való belépés helyén a zavartatás szempontjából kritikus vezeték elkülönítése a többi vezetékétől, s végül a logikai kapuk bemenete elé aluláteresztő (rendszerint egyszerű RC) zavaroszűrők beépítése.

A zavarvédelem szempontjából igen lényeges a helyes földelés kérdése, illetőleg pontosabban az a követelmény, hogy a vonatkozási pontként kezelt vezető potenciálszintje ne ingadozzék. E szempontból a betartandó irányelvek a következők: a különböző (kis és nagy) teljesítményszintű áramkört részeknek nem lehet közös a földvezeték (vonatkozási potenciál vezeték), a földelési rendszer legyen „csillagszerű” felépítésű, de ugyanakkor minden egyes földelési vezeték legalább két helyen (elején és a végén) legyen a tényleges földpotenciállal összekötve. A kérdéssel bizonyos tekintetben összefüggésben van a tápfeszültség stabilitásának a kérdése is, amelynek fontosságáról a korábbiakban már szölvünk.

Összefoglalás

Láttuk, hogy a nagyszintű rendszer a kisszintű integrált áramkörökkel összevetve kétségtelenül előnyökkel rendelkezik, de számos jó tulajdonsága sorolható fel a diszkrét elemekből összeállított logikai rendszerekkel szemben is (kis helyszükséglet, nagy megbízhatóság stb.). Ennek ellenére ma még vannak olyan tényezők, amelyek széles körű elterjedését akadályozzák. Ezek egyike a — bár csökkenő tendenciájú — viszonylag még mindig magas árszínvonal.

A monolitikus integrált logikai rendszerek alkalmazásával kapcsolatos másik nehézség abban van, hogy az ipari automatika egyes területein a vezérlési és logikai feladatokat elvégző áramkörökkel szemben speciális igényeket is támasztunk, amelyek közül itt az egyik legfontosabbat, az ún. „hiba-

biztosság követelményét" emiitjük meg. Ez azt jelenti, hogy az elem kimenetén bármely feltételezhető belső meghibásodás során, illetve azt követően többé már nem jelenhet meg az „aggályosnak” tekintett logikai szint, ami általában a logikai 1 szint szokott lenni. A hibabiztosság kérdése nem tévesztendő össze a megbízhatóság kérdésével.

Hibabiztos rendszerek elvileg kialakíthatók ugyan a monolitikus digitális rendszerekből is, mégpedig több logikai csatorna működésének összehasonlítása révén. A lényeg az, hogy a teljes logikai rendszert többször, pl. háromszor meg kell építeni, majd az egyes azonos fokozatok kimeneteinek szintjeit az ún. többségi szavazó szervben össze kell vetni. E szavazó szervek összessége alkotná a rendszer negyedik, ellenőrző csatornáját. Az ipari automatika gyakorlatában ez azonban nem járható út, mert a berendezés bonyolulttá, drágává válna, nem beszélve a tervezési nehézségekről.

Mindez magyarázatot ad arra a tényre, hogy a nagyszintű monolitikus integrált áramkörök fejlesztésével párhuzamosan folyik a rendszerint speciális áramköri felépítésű, szigetelőanyag alapú, s vékony vagy vastagréteg technológiával kivitelezett digitális rendszerek kialakítása is. Nyitott kérdés, hogy a jövőben az ipari automatika területén melyik fog túlsúlyba kerülni, vagy hogy esetleg mindkettő

teret fog-e hódítani. Mindenesetre az kimondható, hogy a nagyszintű monolitikus integrált áramkörök felhasználása az ipari automatika területén ugrászerűen megnövekedne, ha a kedvező zavarérzékenység tulajdonságokat olyan belső áramkörfelépítési vagy egyszerű külső rendszertechnikai megoldásokkal sikerülne párosítani, amelyek eredményeképpen komplett zavar- és hibabiztos rendszerek volnának építhetők.

IRODALIOM

- [1] Siemens: Integrierte Halbleiterschaltungen 1970. Gyártmánykatalógus.
- [2] SGS: High level logic family. Gyártmányismertető, 1970.
- [3] Schaffernak, A. F.: Zur Störsicherheit elektronischer Steuersysteme. ETZ Zeitschrift, B Kiadvány, 24. kötet (1972) 13. szám, 315–321. oldal.
- [4] Bürskens, H.: Funktion- und Störsicherheit elektronischer Steuerungs- und Regelungseinrichtungen. VDE Fachberichte, 1970. 26. kötet 112–115. oldal.
- [5] Dr. Ruppenthal P.: Logikai áramkörök zavarérzékenysége. Híradástechnika, 1973/7, 207–214. oldal.
- [6] Schwarz, S. – Erdmeier, U.: Erhöhung der Störsicherheit von Logikschaltungen. Elektronik, 1970. Heft 12, 407–409. oldal.
- [7] Keiser, W.: Die Störsicherheit industrieller Steuerungen mit integrierter Schaltungstechnik. ETZ Zeitschrift, A Kiadvány, 90. kötet (1969) 11. szám, 264–267. oldal.